

292F

292
F

نام:

نام خانوادگی:

محل امضا:

صبح جمعه
۹۳/۱۲/۱۵
دفترچه شماره ۱ از ۲



اگر دانشگاه اصلاح شود مملکت اصلاح می‌شود.
امام خمینی (ره)

جمهوری اسلامی ایران
وزارت علوم، تحقیقات و فناوری
سازمان سنجش آموزش کشور

آزمون ورودی دوره‌های دکتری (نیمه مرکز) داخل - سال ۱۳۹۴

مهندسی کامپیوتر - معماری سیستم‌های کامپیوتری (کد ۲۳۵۵)

مدت پاسخگویی: ۱۵۰ دقیقه

تعداد سؤال: ۴۵

عنوان مواد امتحانی، تعداد و شماره سؤالات

ردیف	مواد امتحانی	تعداد سؤال	از شماره	تا شماره
۱	مجموعه دروس تخصصی (مدار منطقی - معماری کامپیوتر پیشرفته، VLSI پیشرفته)	۴۵	۱	۴۵


این آزمون نمره منفی دارد.

استفاده از ماشین حساب مجاز نیست.

اسفند ماه - سال ۱۳۹۳

حق چاپ، تکثیر و انتشار سوالات به هر روش (الکترونیکی و ...) بس از برگزاری آزمون، برای تمامی انتخاب حرفی و حقوقی تنها با مجوز این سازمان مجاز می‌باشد و با مخالفین برای مقررات رفتار می‌شود.

- ۱- کدام گزینه در مورد مخاطره در مدار داده شده صحیح است؟



(۱) گذار $abcd:1111 \rightarrow 0111$ یک glitch با پهنهایی برابر تأخیر ۱ گیت ایجاد می‌کند

(۲) گذار $abcd:1001 \rightarrow 1001$ یک glitch با پهنهایی برابر تأخیر ۱ گیت ایجاد می‌کند

(۳) گذار $abcd:1111 \rightarrow 1011$ یک glitch با پهنهایی برابر تأخیر ۲ گیت ایجاد می‌کند

(۴) گذار $abcd:1101 \rightarrow 1111$ یک glitch با پهنهایی برابر تأخیر ۲ گیت ایجاد می‌کند

- ۲- ساده‌سازی تابع زیر به صورت SOP چند جواب (تا حد امکان ساده شده) دارد؟

$$f(w, x, y, z) = \prod M(0, 4, 7, 8, 11), \text{ don't care: } (2, 15)$$

۱ (۱)

۲ (۲)

۳ (۳)

۴ (۴)

- ۳- فرض کنید در نمودار حالت روبرو حالت فعلی $(ABC) = 110$ و ورودی X برابر با ۰ است. حالت بعدی را

بدست آورید؟ اگر در پیاده‌سازی این نمودار با استفاده از ۳ فلیپ-فلاب JK داشته باشیم:

$$J_A = B'X$$


$$J_B = A + C'X'$$

$$J_C = AX + A'B'X'$$

$$K_A = 1$$

$$K_B = XC' + CX'$$

$$K_C = X$$




001 (۱)

010 (۲)

011 (۳)

111 (۴)

-۴ به فرص این که سیگنال **load** همگام با **clk** است، دنباله خروجی شمارندهی زیر کدام است؟




$$6 \rightarrow 7 \rightarrow 8 \rightarrow 9 \rightarrow 10 \rightarrow 11 \rightarrow 6 \rightarrow \dots \quad (1)$$

$$0 \rightarrow 1 \rightarrow \dots \rightarrow 10 \rightarrow 11 \rightarrow 0 \rightarrow \dots \quad (2)$$

$$6 \rightarrow 7 \rightarrow 8 \rightarrow 9 \rightarrow 10 \rightarrow 11 \rightarrow 12 \rightarrow 6 \rightarrow \dots \quad (3)$$

$$0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 7 \rightarrow 8 \rightarrow 9 \rightarrow 10 \rightarrow 11 \rightarrow 12 \rightarrow 0 \rightarrow \dots \quad (4)$$

عبارت SOP متعارف تابع $F(w,x,y)$ کدام است؟ -۵




$$\Sigma m(0,1,5,7) \quad (1)$$

$$\Sigma m(0,2,6,7) \quad (2)$$

$$\Sigma m(1,3,4,5) \quad (3)$$

$$\Sigma m(2,3,4,6) \quad (4)$$



-۶- تابع معادل Z در PAL مقابل کدام است؟


(۱) $X_2X_3'X_1'$

(۲) X_2

(۳) X_2X_3

(۴) $X_2X_1'X_3' + X_2'X_3' + X_1X_2X_3$

-۷- کدامیک از شکل موج‌های زیر خروجی FF2 را نشان می‌دهد؟



-۸- برای پیاده سازی مدار ساده شده عبارت $ABC + AC + AB$ چه گیتهایی (با کمتر از سه ورودی) نیاز است؟


(۱) یک or و یک and

(۲) یک or و دو and

(۳) یک or و دو and و یک not

(۴) یک or و سه and و یک not

-۹- خروجی شکل زیر معادل کدام تابع (با دو ورودی A و B) است؟



(۱) NOR

(۲) XOR

(۳) NAND


(۴) XNOR

-۱۰ برای ساخت یک مالتی پلکسor ۱۶ به ۱ (16X1 MUX) از کدامیک از موارد زیر میتوان استفاده کرد؟


- (۱) چهار ۴×۱ MUX و یک ۲×۱ MUX
- (۲) یک ۸×۱ MUX و هشت ۲×۱ MUX
- (۳) چهارده ۲×۱ MUX
- (۴) موارد ۲ و ۳

-۱۱ خروجی مدار زیر برای ورودی‌های سه بیتی A و B کدام است؟

- (۱) $-A(A+B)$
- (۲) $-A-B-1$
- (۳) $A+B-2$
- (۴) $-(A+B)-2$



-۱۲ شکل زیر کدام تابع منطقی سه ورودی را نشان میدهد؟



$$A+B+C \quad (1)$$

$$\overline{A+B+C} \quad (2)$$


$$AB+AC+BC \quad (3)$$

$$\overline{AB+AC+BC} \quad (4)$$


-۱۳ کدام گزاره درست است؟

- (۱) با قابلیت XOR یک گیت کامل است.
- (۲) با قابلیت wired-OR XOR یک گیت کامل است.
- (۳) یک گیت کامل است.
- (۴) موارد ۱ و ۲ درست هستند.


-۱۴- کدام مدار عدد چهاربیتی منفی متمم-۲ $(x_3x_2x_1x_0)$ را به معادل متمم-۱ $(y_3y_2y_1y_0)$ تبدیل میکند؟




(۲)



(۱)



(۲)



(۱)

-۱۵- مدار متناظر با کدام جدول کارنو کامل است؟

	$\bar{x}\bar{y}$	$\bar{x}y$	xy	$x\bar{y}$
\bar{z}		1		1
z	1		1	

(۲)

	$\bar{x}\bar{y}$	$\bar{x}y$	xy	$x\bar{y}$
\bar{z}	1		1	
z		1		1

(۱)


	$\bar{x}\bar{y}$	$\bar{x}y$	xy	$x\bar{y}$
\bar{z}			1	
z	1	1	1	1

(۳)

	$\bar{x}\bar{y}$	$\bar{x}y$	xy	$x\bar{y}$
\bar{z}	1	1	1	
z		1		

(۴)

۱۶- اگر مدار زیر از حالت اولیه ۰۰ شروع بکار کند پس از دو پالس ساعت خروجی چه خواهد بود؟




$$Q_1 Q_0 = 00 \text{ (۱)}$$

$$Q_1 Q_0 = 10 \text{ (۲)}$$

$$Q_1 Q_0 = 01 \text{ (۳)}$$

$$Q_1 Q_0 = 11 \text{ (۴)}$$

۱۷- مقدار خروجی out چیست؟




(۱) همواره ۰

(۲) همواره ۱

(۳) وقتی $A < B$ باشد، خروجی ۰ است

(۴) وقتی $A > B$ باشد، خروجی ۱ است




۱۸- با توجه به شکل زیر کدام گزینه صحیح است؟




- (۱) مدار B نسبت به نویز حساستر از مدار A است.
- (۲) مدار A نسبت به نویز حساستر از مدار B است.
- (۳) هر دو مدار A و B مثل هم به نویز حساسند.
- (۴) با این اطلاعات نمیتوان در مورد حساسیت به نویز این دو مدار قضاوت کرد.

۱۹- مدار معادلتابع خروجی مشخص شده توسط جدول کارنو زیر کدام است؟

	$\bar{c}\bar{d}$	$\bar{c}d$	$c\bar{d}$	cd
$\bar{a}\bar{b}$	1	0	1	0
$\bar{a}b$	0	1	0	1
$a\bar{b}$	1	0	0	0
ab	0	x	x	1






(4)



(3)

-۲۰- کدامیک از مدارهای زیر میتواند به عنوان FA استفاده شود؟



(۱) مدار A

(۲) مدار B

(۳) مدار A و C

(۴) مدار B و C

-۲۱- کدام گزینه در مورد روش‌های سوئیچینگ در چندکامپیوترها صحیح است؟

(۱) امکان به کارگیری کانال مجازی فقط در روش‌های سوئیچینگ VCT و ذخیره-و-ارسال وجود دارد.

(۲) روش سوئیچینگ ذخیره-و-ارسال (store and forward) برای شبکه‌های با قطر کوچک مناسبتر است.

(۳) کارایی روش سوئیچینگ خرشی (wormhole switching) و روش سوئیچینگ مدار (circuit switching) در ترافیک شبکه سنگین تقریباً یکسان است.

(۴) کارایی روش سوئیچینگ (VCT و روش سوئیچینگ مدار switching) در ترافیک شبکه سبک تقریباً یکسان است.

-۲۲- میخواهیم n برنامه هر یک با زمان اجرای T و زمان اجرای بخش سریال t و n برنامه دیگر با زمان اجرای $2T$ و زمان اجرای بخش سریال t را اجرا کنیم. حداکثر تسریع قابل احتصال برای اجرای این $2n$ برنامه روی یک سیستم چندپردازنده متشکل از n پردازنده (نسبت به اجرای روی یک پردازنده) چیست؟

(۱) n

(۲) $2nt / T$

(۳) $2n / 3$

(۴) $3nT / (t + 2(T - t) / n)$

-۲۳- اگر فاصله همینگ آدرس دو گره A و B در یک شبکه فوق مکعب (n hypercube) بعدی برابر m باشد، فاصله این دو گره و تعداد مسیرهای متفاوت بین آنها به ترتیب کدام است؟

(۱) m گام و m مسیر

(۲) m گام و $m!$ مسیر

(۳) $m-1$ گام و $m!$ مسیر

(۴) $m-1$ گام و m مسیر

- ۲۴- جدول رزرواسیون یک سیستم خط لوله‌ای ۳ سطحی به شکل زیر است. کدام تأخیر راه اندازی بیشتر به بروندگی (throughput) منجر به بروندگی (initiation latency) خواهد شد؟

	t	t	t	t	t	t
S	X					X
S		X	X	X		
S		X				

- ۱ (۱)
۲ (۲)
۳ (۳)
۴ (۴)

- ۲۵- جدول رزرواسیون زیر نشانده‌نده چگونگی فعالیتهای سطوح مختلف یک خط لوله برای محاسبه دوتابع A و B است. ماتریس تصادم اولیه (initial collision matrix) کدام است؟

	t1	t2	t3	t4	t5
S1	A			B	
S2	B		B		A
S3		A	A		B
S4		B		A	

$$M_A = \begin{bmatrix} 0001 \\ 1010 \end{bmatrix}, \quad M_B = \begin{bmatrix} 0110 \\ 0010 \end{bmatrix} \text{ (۱)}$$

$$M_A = \begin{bmatrix} 0001 \\ 1010 \end{bmatrix}, \quad M_B = \begin{bmatrix} 0010 \\ 0110 \end{bmatrix} \text{ (۲)}$$

$$M_A = \begin{bmatrix} 0001 \\ 0110 \end{bmatrix}, \quad M_B = \begin{bmatrix} 1010 \\ 0010 \end{bmatrix} \text{ (۳)}$$

$$M_A = \begin{bmatrix} 0110 \\ 1010 \end{bmatrix}, \quad M_B = \begin{bmatrix} 0001 \\ 0010 \end{bmatrix} \text{ (۴)}$$

- ۲۶ در یک پردازنده خط لوله ای دستورات نوع A و نوع B سطوح زیر را برای واکشی و اجرا بايستی طی کنند.
برای اجرای دو دستور متوالی (دستور i از نوع A و دستور i+1 از نوع B) در یک برنامه احتمال وقوع کدام وجود دارد?

	Cycle 1	Cycle 2	Cycle 3	Cycle 4	Cycle 5	Cycle 6	Cycle 7	Cycle 8
A	fetch	decode	Read register operand 1	Read register operand 2	Read register operand 3	Read register operand 4	ALU	Write register operand 1
B	Cycle 1	Cycle 2	Cycle 3	Cycle 4	Cycle 5	Cycle 6		
	fetch	decode	Read register operand 1	Write register operand 2	ALU	Write register operand 1		

write-after-write(۲)

۴) هر یک از موارد ۱، ۲، و ۳ میتوانند رخ دهند.

read-after-write(۱)

write-after-read(۳)

- ۲۷ کدام گزینه در مورد انواع فقدان (miss) در حافظه نهان صحیح است؟

۱) فقدان تضاد (conflict miss) فقط در حافظه نهان با نگاشت مستقیم رخ میدهد.

۲) فقدان اجباری (compulsory miss) فقط در حافظه نهان با نگاشت مستقیم رخ میدهد.

۳) فقدان ظرفیت (capacity miss) فقط در حافظه نهان با نگاشت کاملاً انجمنی (fully-associative) رخ میدهد.

۴) هر سه نوع فقدان اجباری، تضاد و ظرفیت میتوانند در حافظه نهان با نگاشت مجموعه-انجمنی (set-associative) رخ دهند.

- ۲۸ در یک کامپیوتر برداری خط لوله الف (دارای n سطح) برای محاسبه تابع f_1 روی عناصر بردار ورودی و خط لوله ب (دارای m سطح) برای محاسبه تابع f_2 روی عناصر بردار ورودی موجودند. اگر تسریع محاسبه متوالی دو تابع f_1 و f_2 روی عناصر بردار ورودی V (یعنی محاسبه $(f_1(f_2(V)))$) در سیستم با امکان زنجیر کردن خطوط لوله (pipeline chaining) نسبت به سیستم خط لوله معمولی (بدون امکان زنجیر

کردن) برابر $\frac{3}{2}$ باشد تعداد عناصر بردار ورودی (طول بردار) چقدر است؟

$$m + n + 1 \quad (1)$$

$$m - n - 1 \quad (2)$$

$$2m + 2n \quad (3)$$

۴) با این فرضیات قابل تعیین نیست.

-۲۹ در یک پیش بینی کننده پرش دو بینی از نوع **GAs(2,4)** آدرس دستور پرش جاری a وتابع نگاشت آدرس به مجموعه f است. اگر برای دستور پرش جاری داشته باشیم $f(a)=2$ و سه دستور پرش قبلی به ترتیب **PHT (Pattern history table)** بصورت زیر باشد، خروجی پیش بینی کننده و مقدار جدید درایه مربوطه در جدول **PHT** به ترتیب چه خواهد بود؟

PHT	00	01	10	11
00	10	00	11	00
01	10	11	11	01
10	11	10	11	01
11	01	00	01	00

- (۱) ۰۰ و not-taken
- (۲) ۰۱ و not-taken
- (۳) ۱۰ و taken
- (۴) ۱۱ و taken

-۳۰ کدام گزاره صحیح است؟

- (۱) در معماری کامپیوترهای بوداری کاربرد خط لوله منحصرا در واحد محاسبه (ALU) است.
- (۲) وابستگی داده‌ای read-after-write را میتوان با روش register renaming از بین برد.
- (۳) روش پرش معوق (delayed branch) روشی برای به تأخیر انداختن دستور پرش است تا نتیجه انجام یا عدم انجام پرش مشخص شود.
- (۴) روش‌های جایگزینی LRU (least recently used) و NRU (not recently used) در یک حافظه نهان 2-way set associative معادلند.

-۳۱ در یک خط لوله، بردار تصادم اولیه $V_0 = (1101011)$ (initial collision vector) برابر است. کدام گزینه درست است؟

منظور از **MAL (minimum average latency)** مقدار کمینه متوسط تاخیر راه اندازی است.

(۱) $MAL = 4$ و (۲,۵) سیکل حریصانه (greedy cycle) است.

(۲) $MAL = 4$ و (۳,۸) سیکل حریصانه (greedy cycle) است.

(۳) $MAL = 4/5$ و $<3,9,5,3>$ یک دنباله تاخیرهای راه اندازی مجاز است.

(۴) $MAL = 4/5$ و $<3,9,3,6>$ یک دنباله تاخیرهای راه اندازی مجاز است.

-۳۲ قطر (diameter) و پهنای میان برشی (bisection width) یک شبکه توری مدور n -بعدی (n -dimensional torus) با اندازه ابعاد $2k$ گره برابر است با:

$$k^{n-1} \text{ و } nk - n \quad (1)$$

$$2^n k^{n-1} \text{ و } nk \quad (2)$$

$$2k^{n-1} \text{ و } nk \quad (3)$$

$$2^{n-1} k^{n-1} \text{ و } nk - n \quad (4)$$


- ۳۳ - با فرض اینکه ۲۰٪ دستورات یک برنامه پرش شرطی هستند، حداقل تسریع در اجرای این برنامه روی یک پردازنده ابراسکالر ۴-راهه (4-way superscalar) با خط لوله ۸ سطحی نسبت به پردازنده با معماری معمولی (بدون خط لوله) چیست؟ فرض کنید در پردازنده ابراسکالر مذکور از یک پیش بینی کننده پرش با نرخ پیش بینی صحیح ۹۰٪ استفاده می‌شود.

- (۱) حدود ۳۲
- (۲) حدود ۲۶
- (۳) حدود ۲۰
- (۴) حدود ۱۲

- ۳۴ - کدام گزینه توابع مناسب Lock و Unlock را برای پیاده سازی ناحیه بحرانی نشان میدهد؟ دستورات exchange و test_and_set اتمیک هستند. دستور JCXZ در صورتی که محتویات ثبات CX صفر باشد به آدرس داده شده پرش می‌کند.

Lock: test_and_set jnz	lock_var Lock; jump if not-zero	Unlock: move lock_var,#0	(۱)
Lock: test_and_set jz	lock_var Lock; jump if zero	Unlock: move lock_var,#1	(۲)
Lock: move CX,#1 Loop1: exchange CX,lock_var jcxz Loop1		Unlock: move lock_var,#1	(۳)
Lock: move CX,#1 Loop1: exchange CX,lock_var Compare CX,#1 jeq Loop1; jump if equal		Unlock: move lock_var,#0	(۴)

۳۵- در یک سیستم چندپردازنده متقارن، که از پروتکل MSI برای همسانی حافظه‌های نهان استفاده می‌کند، وضعیت حافظه مشترک و حافظه‌های نهان مطابق شکل زیر است. حافظه‌های نهان از نوع Direct هستند و برای سادگی فرض کنید هر کدام فقط ۴ بلوک دارند و در هر بلوک ۴ بایت ذخیره می‌شود و همچنین هر Tag، تمام آدرس را در بر دارد. (داده‌های ۴ بایتی بترتیب صعودی آدرس، از چپ به راست نوشته شده‌اند).



پس از اجرای رشته عملیات زیر، مقدار و وضعیت داده‌ی آدرس ۱۱۷ در حافظه مشترک و نیز در حافظه‌های نهان سه پردازنده چگونه است؟

P₀ مقدار ۲۰ را در آدرس ۱۰۲ می‌نویسد.

P₀ با شروع از آدرس ۱۱۹، دو بایت می‌خواند.

P₀ مقدار ۳۰ را در آدرس ۱۱۷ می‌نویسد.

P₁ از آدرس ۱۱۶ یک بایت می‌خواند.

P₃ از آدرس ۱۱۹ یک بایت می‌خواند.

P₀ مقدار ۲۰ را در آدرس ۱۱۹ می‌نویسد.

P₀: M, ۳۰. P₁: I, ۳۰. P₃: I, ۳۰. Shared-Memory: up to date, ۳۰. (۱)

P₀: M, ۳۰. P₁: I, ۰۰. P₃: I, ۳۰. Shared-Memory: out of date, ۳۰. (۲)

P₀: S, ۳۰. P₁: S, ۳۰. P₃: S, ۳۰. Shared-Memory: up to date, ۳۰. (۳)


P₀: M, ۳۰. P₁: I, ۳۰. P₃: I, ۳۰. Shared-Memory: out of date, ۳۰. (۴)

NAND (۴) NOR (۳)


AND (۲)

OR (۱)

۳۶- در شکل زیر چه تابعی پیاده سازی شده است؟



۳۷- در مدارشکل زیر، ورودی‌های α و β را به گونه‌ای تعیین کنید که خروجی مدار یک XNOR سه ورودی باشد.




$$\alpha = A, \beta = \bar{A} \quad (۴)$$

$$\alpha = \bar{A}, \beta = A \quad (۱)$$

$$\alpha = B, \beta = \bar{B} \quad (۳)$$


$$\alpha = \bar{B}, \beta = B \quad (۳)$$

۳۸- خروجی مدار زیر چه دروازه منطقی می‌باشد؟
توجه: معکوس کننده در $V_{DD}/2$ تغییر حالت میدهد.




- XOR (۱)
- AND (۲)
- NAND (۳)
- $AB + AC + BC$ (۴)

۳۹- خروجی **out** در چند حالت در وضعیت شناور (High Z) است؟



- ۱) دو حالت
- ۲) سه حالت
- ۳) بیش از سه حالت
- ۴) هیچ حالت


۴۰- در شکل زیر، کدام ترانزیستور کمترین ولتاژ آستانه (V_t) را دارد؟



- M_1 (۱)
- M_2 (۲)
- M_3 (۳)
- ۴) ولتاژ آستانه همه ترانزیستورها یکسان است.

۴۱- اگر خازن‌های نمایش داده شده بسیار بزرگ‌تر از خازن‌های مربوط به ترانزیستورها باشند، و بخواهیم از دو خروجی مدار زیر به عنوان خروجی‌های یک full adder استفاده کنیم، در چند حالت جواب اشتباه خواهیم گرفت؟ (یعنی حداقل یکی از دو خروجی مقدار نادرست خواهد داشت).

توجه: معکوس کننده‌ها در $V_{DD}/2$ تغییر حالت میدهد.




- (۱) یک حالت
- (۲) دو حالت
- (۳) سه حالت
- (۴) بیش از سه حالت

۴۲- می‌خواهیم یک گیت NOR سه ورودی نامتقارن طراحی نماییم که در آن یک ورودی (A) نسبت به دو ورودی دیگر ترجیح داده شده باشد. اگر اندازه ترانزیستورهای NMOS برابر ۱، اندازه ترانزیستور PMOS متصل به A برابر ۴، و مقدار تلاش منطقی (logical effort) در ورودی A برابر پنج سوم باشد، اندازه ترانزیستورهای PMOS متصل به B و C چقدر است؟

- (۱) چهار
- (۲) چهار سوم
- (۳) هشت
- (۴) هشت سوم

۴۳- مدار زیر را در نظر بگیرید. با فرض این که تاخیر لچها در داخل تاخیر مدارهای ترکیبی لحاظ شده است، حداقل فرکانس کاری مدار چند هرتز است؟



$10^{12} / 1300$ (۱)

$10^{12} / 1750$ (۲)


$10^{12} / 1850$ (۳)

$10^{12} / 2150$ (۴)

۴۴- می خواهیم یک حافظه **SRAM** که ۱۰۲۴ کلمه ۴ بیتی دارد بسازیم. اگر قرار باشد که این حافظه به صورت یک مربع چینش بشود، سایز هر سلول حافظه 175×175 میکرون مربع باشد، و مساحت قسمتهای جانبی 30% از کل فضای حافظه را تشکیل دهد، کدام یک از گزینه های زیر صحیح است؟

- ۱) تعداد مالتیپلکسرهای لازم برای ستونها برابر ۶ و سایز کل این حافظه تقریباً برابر با 900 میکرون مربع خواهد بود.
- ۲) تعداد مالتیپلکسرهای لازم برای ستونها برابر ۴ و سایز کل این حافظه تقریباً برابر با 900 میکرون مربع خواهد بود.
- ۳) تعداد مالتیپلکسرهای لازم برای ستونها برابر ۶ و سایز کل این حافظه تقریباً برابر با 1000 میکرون مربع خواهد بود.
- ۴) تعداد مالتیپلکسرهای لازم برای ستونها برابر ۴ و سایز کل این حافظه تقریباً برابر با 1000 میکرون مربع خواهد بود.

۴۵- در مدار زیر چه ایرادی ممکن است به وجود آید؟



- ۱) خروجی ممکن است نوسانی شود.
- ۲) تغییر ناخواسته خروجی از صفر به یک.
- ۳) به دلیل پدیده latchup ممکن است عملکرد مدار غیر قابل پیش‌بینی شود.
- ۴) امکان دارد خروجی‌های طبقه اول مانع از پیش‌شارژ شدن (precharge) صحیح طبقه نهایی گردد.

