

نام :

نام خانوادگی :

محل امضاء :



صبح جمعه
۹۲/۱۲/۱۶
دفترچه شماره (۱)



اگر دانشگاه اصلاح شود مملکت اصلاح می شود.
امام خمینی (ره)

جمهوری اسلامی ایران
وزارت علوم، تحقیقات و فناوری
سازمان سنجش آموزش کشور

آزمون ورودی دوره‌های دکتری (نیمه مرکز) داخل سال ۱۳۹۳

مهندسی کامپیوتر (۲)
معماری سیستم‌های کامپیوتری زمینه سخت‌افزار (کد ۲۳۵۵)

مدت پاسخگویی: ۱۵۰ دقیقه


تعداد سؤال: ۴۵

عنوان مواد امتحانی، تعداد و شماره سوالات

ردیف	مواد امتحانی	تعداد سؤال	از شماره	تا شماره
۱	مجموعه دروس تخصصی (مدار منطقی - معماری کامپیوتر پیشرفته، VLSI پیشرفته)	۴۵	۱	۴۵


اسندهای سال ۱۳۹۲
این آزمون نمره منفی دارد.
استفاده از ماشین حساب مجاز نمی‌باشد.

- ۱ در شکل زیر گیت‌های NOR از نوع open-collector (یا **open-drain**) هستند.
این مدار کدام منطق را پیاده‌سازی می‌کند؟




- ۱) خروجی مدار برابر NOR چهار ورودی مدار است.
- ۲) خروجی مدار برابر NAND چهار ورودی مدار است.
- ۳) خروجی مدار برابر NOR خروجی‌های گیت‌های NOR است.
- ۴) خروجی مدار برابر NAND خروجی‌های گیت‌های NOR است.

- ۲ برای مدار شکل زیر کدام گذار دلالت بر این دارد که مدار دارای **Static-zero Hazard** است؟



$abc : 011 \rightarrow 111$	(۱)
$abc : 111 \rightarrow 011$	(۲)
$abc : 010 \rightarrow 110$	(۳)
$abc : 001 \rightarrow 101$	(۴)

- ۳ در مدار شکل زیر تاخیر فلیپ فلاب ها برابر با 5 ns و تاخیر گیت های منطقی برابر با 2 ns است. کدام یک از گزینه ها نوع صحیح مدار و حداقل مقدار ممکن Hold time را مشخص می کند؟



- (۱) مدار نوع Moore است و حداقل مقدار Hold time برابر با 7 ns است.
- (۲) مدار نوع Mealy است و حداقل مقدار Hold time برابر با 7 ns است.
- (۳) مدار نوع Mealy است و حداقل مقدار Hold time برابر با 11 ns است.
- (۴) مدار نوع Moore است و حداقل مقدار Hold time برابر با 11 ns است.

- ۴تابع زیر دارای چند Prime Implicant است؟

$$f(a,b,c,d,e) = \sum m(0,1,2,5,6,7,10,15,16,17,18,29,30,31) + d(8,19,20)$$

۱۱ (۲)	۱۰ (۱)
۱۳ (۴)	۱۲ (۳)

- ۵ برای پیاده سازی یک مدار ترکیبی که ورودی ۴ بیتی خود را در عدد ثابت ۵ ضرب کرده و در خروجی تحویل دهد چه تعداد واحد HA و FA نیاز است؟

- (۱) یک HA و سه FA
- (۲) یک HA و سه FA
- (۳) یک HA و چهار FA
- (۴) یک HA و چهار FA

- ۶ کدام گزینه در مورد Encoder صحیح نیست؟

- (۱) نوع عادی آن دارای ورودی ممنوعه است و به همین دلیل دارای خروجی don't care است.

- (۲) نوع اولویت دار آن دارای ورودی ممنوعه نیست و به همین دلیل خروجی don't care ندارد.


- (۳) گاهی اوقات در طرح یک مدار می توان Encoder اولویت دار را با عادی جایگزین نمود.

- (۴) در طرح هر مداری اگر Encoder عادی استفاده شده باشد می توان آن را با Encoder اولویت دار جایگزین کرد.

- ۷ یک مدار ترتیبی قرار است الگوی 110110 را (با اجازه همپوشانی) به صورت Moore و با استفاده از فلیپ فلاب های نوع JK شناسایی کند. برای طراحی این مدار نیاز به چند جدول کارنوی با چه ابعادی است.

- (۱) هفت جدول کارنوی چهار متغیره
- (۲) چهار جدول کارنوی چهار متغیره
- (۳) سه جدول کارنوی چهار متغیره و یک جدول کارنوی سه متغیره
- (۴) شش جدول کارنوی چهار متغیره و یک جدول کارنوی سه متغیره

-۸ مدار شکل زیر کدام عمل را انجام می‌دهد؟




- ۱) دو عدد ورودی X و Y را مقایسه می‌کند و بیت‌های پرازش باشد زودتر از بیت‌های کم ارزش وارد مدار شوند.
- ۲) دو عدد ورودی X و Y را مقایسه می‌کند و بیت‌های پرازش باشد دیرتر از بیت‌های کم ارزش وارد مدار شوند.
- ۳) مکمل یک بودن دو عدد X و Y را بررسی می‌کند و تفاوتی نمی‌کند که بیت‌های پرازش زودتر وارد شوند یا بیت‌های کم ارزش.
- ۴) مکمل یک بودن دو عدد X و Y را بررسی می‌کند و اگر بیت‌های پرازش زودتر وارد شوند خروجی را حالت B و اگر بیت‌های کم ارزش زودتر وارد شوند خروجی را حالت C تعیین می‌کند.

-۹ کدام یک از واحدهای زیر یک مجموعه کامل از اعمال منطقی نیست؟ (توضیح اینکه مجموعه کامل از اعمال منطقی به عمل یا اعمالی می‌گوییم که با استفاده از آن‌ها بتوان هر عمل دیگر (هر مدار دیگری) را پیاده سازی نمود).

- ۱) دیکوادر
- ۲) مالتی پلکس
- ۳) NAND گیت
- ۴) جمع کننده

-۱۰ در مدار تشخیص رشته زیر، وقوع چه رشته‌ای در ورودی، خروجی را یک می‌کند؟



$$0110 \quad (1)$$

$$1010 \quad (2)$$

$$101 \quad (3)$$

-۱۱ عبارت SOP مینیمم برایتابع ۵ متغیره زیر کدام است؟

$$A'CD + CD'E' + AC'D + A'E + ABCD'E \quad (1)$$


$$A'CD + CD'E' + AC'D + A'B'E + ABCD'E \quad (2)$$

$$A'CD + C'D'E' + AC'D + A'B'C'E + ACD'E \quad (3)$$

$$A'CD + C'D'E' + AC'D + A'B'C'E + ABCD'E \quad (4)$$

- ۱۲ مدار زیر یک فلیپ-فلاب D حساس به لبه منفی پالس ساعت می‌باشد. برای این مدار، مقادیر زمان برپایی (t_s) و زمان نگهداری (t_h) کدام است؟ فرض کنید برای فلیپ-فلاب D حساس به لبه مثبت پالس ساعت داریم: $t_h = 2$ و $t_s = 6$. همچنین، پارامترهای تأخیر گیت NOT به صورت مقابل است.

حداکثر حداقل			
	5	7	
t_{pLH}			
t_{pHL}	3	5	




- $t_h = 5$ ns و $t_s = 6$ ns (۲) $t_h = 9$ ns و $t_s = 1$ ns (۱)
 $t_h = 2$ ns و $t_s = 9$ ns (۴) $t_h = 7$ ns و $t_s = 6$ ns (۳)
- ۱۳ فرض کنید درتابع n ورودی XORnY در صورت ۱ بودن حداکثر یکی از ورودی‌ها خروجی ۱ شده و در غیر اینصورت، خروجی ۰ است. عبارت SOP مینیمم برای XOR4Y (WXYZ) کدام است؟

$$\begin{array}{ll} XWY + Y'Z + WZ + YZ & XWY + Y'Z + W'Z + YZ \\ (۲) & (۱) \\ W'Y + XY'Z + W'Z + YZ' & WY' + Y'Z + W'Z + YZ' \\ (۴) & (۳) \end{array}$$

- ۱۴ خروجی f معادل کدام گزینه است؟

$$\begin{array}{l} \bar{w}\bar{x}\bar{y} + \bar{w}y\bar{x} + xyz \\ (۱) \\ \bar{w}\bar{x}\bar{y} + \bar{w}y\bar{x} + wxyz \\ (۲) \\ wxyz \\ (۳) \end{array}$$

(۴) قابل تعیین نیست.



- ۱۵ برای ساخت یک 5×32 decoder می‌توان از:
- (۱) یک 3×8 decoder و شش 2×4 decoder استفاده کرد.
 - (۲) یک 3×8 decoder و پانزده 1×2 decoder استفاده کرد.
 - (۳) یک 4×16 decoder و شش 1×2 decoder استفاده کرد.
 - (۴) یک 4×16 decoder و شش 2×4 decoder استفاده کرد.

- 16 برای ساخت یک شمارنده آسنکرون n بیتی با قابلیت شمارش باله پایین رونده کلاک بایستی حداقل از
 ۱) n فلیپ فلاب JK که باله بالا رونده کلاک عمل می‌کنند استفاده کرد.
 ۲) n فلیپ فلاب JK که باله پایین رونده کلاک عمل می‌کنند استفاده کرد.
 ۳) n فلیپ فلاب T که باله پایین رونده کلاک عمل می‌کنند و تعدادی گیت and استفاده کرد.
 ۴) n فلیپ فلاب T که باله بالا رونده کلاک عمل می‌کنند و تعدادی گیت and استفاده کرد.

- 17 برای ساخت یک شمارنده پیمانه ۱۲ حداکثر به n فلیپ فلاب نوع x نیاز داریم.


$$x = JK, n = 4 \quad (1)$$

$$x = T, n = 5 \quad (2)$$

$$x = SR, n = 5 \quad (3)$$

۴) هیچکدام

- 18 با فرض حالت اولیه $XYZ = 000$ در مدار زیر، پس از چند کلاک خروجی ظاهر می‌شود؟



- ۴ (1)
۵ (2)
۶ (3)
۷) هیچکدام

- 19 در تساوی زیر مقدار A برابر کدام است?
 $(11_2 \oplus 11_2 \oplus 1_2) \oplus 1_2 = (A)_10$

- ۲۷/۵۱ (۱)
۲۷/۴۱ (۲)
۲۷/۳۱ (۳)
۲۷/۲۱ (۴)

-۲۰ برای محاسبه پیچیدگی (حجم سختافزار) مدارهای منطقی یک روش رایج شمارش تعداد ورودی گیت‌ها است (لازم به ذکر است که همانطور که در شکل زیر دیده می‌شود معمولاً فرض بر این است که از هر ورودی اولیه مدار نقیض آن نیز موجود است و لذا برای ورودی‌های مدار گیت **not** قرار نمی‌دهند). به عنوان مثال مدار زیر دارای پیچیدگی ۷ است.



با استفاده از این روش محاسبه پیچیدگی کدام گزینه پیچیدگی یک واحد **MUX** به اندازه 2^n به ۱ را بیان می‌کند که بصورت یک مدار دو طبقه مبتنی بر **SOP** پیاده‌سازی شده است؟

$$2^n + 1 \quad (2) \qquad (n+2)2^n \quad (1)$$

$$2^n + (n+1)n \quad (4) \qquad (2^n + 1)n \quad (3)$$

-۲۱ حجم حافظه اصلی در یک کامپیوتر 2^{16} کلمه است و حجم حافظه نهان آن 2^{16} کلمه است که شامل بلوکهای 2^{16} کلمه‌ای است. طول فیلد **tag** حافظه نهان حداقل **m** و حداقل **M** است. کدام گزینه مقدار صحیح **m** و **M** را نشان میدهد؟

$$M = 2^4, m = 8 \quad (2) \qquad M = 2^2, m = 8 \quad (1)$$

$$M = 2^4, m = 14 \quad (4) \qquad M = 2^2, m = 14 \quad (3)$$

-۲۲ تعداد مسیرهای متفاوت بین دوگره $(5,7)$ و $(2,3)$ در یک شبکه توری 10×10 (mesh) و تعداد مسیرهای متفاوت بین دوگره 1011101 و 1100100 در یک شبکه فوق مکعب ۷ بعدی به ترتیب (راست به چپ) چیست؟

$$24 \text{ و } 35 \quad (2) \qquad 24 \text{ و } 35 \quad (1)$$

$$24 \text{ و } 38 \quad (4) \qquad 24 \text{ و } 38 \quad (3)$$

-۲۳ در یک پردازنده خط لوله‌ای تعداد سطوح واکشی و اجرای دستور جمعاً ۶ سطح است. اگر بطور متوسط از هر 10 دستور مورد اجرای برنامه 1 دستور پوش شرطی باشد، حداقل تسریع **S** و حداقل تسریع **S** قابل احتصال در اجرای برنامه (نسبت به پردازنده معادل غیر لوله‌ای) برابر است با:

$$S < 6, S < 4 \quad (2) \qquad S < 6 \quad (1)$$

$$S = 6, S = 4 \quad (4) \qquad S < 6, S = 4 \quad (3)$$

-۲۴ در یک پیش‌بینی کننده دو بیتی پرش از نوع **Gag(3)**. حجم حافظه **PHT** (Branch History Register) و محتوای (**Pattern History Table**) پس از اجرای یک حلقه ساده (داخل حلقه دستور انتقال کنترل نداریم) با تعداد تکرار 100 برابر است با:

$$110 \text{ بیت}, 16 \text{ بیت} \quad (2) \qquad 110 \text{ بیت}, 64 \text{ بیت} \quad (1)$$

$$11111110 \text{ بیت}, 128 \text{ بیت} \quad (4) \qquad 11111110 \text{ بیت}, 32 \text{ بیت} \quad (3)$$

-۲۵ کدام گزینه در مورد روش‌های سوئیچینگ در چندکامپیوترهای message passing صحیح است:

- ۱) روش Store & Forward برای شبکه‌های با قطر بزرگ مناسب است.
- ۲) کارآیی روش VCT و روش wormhole در ترافیک سنگین تقریباً یکسان است.
- ۳) کارآیی روش VCT و روش wormhole در ترافیک سبک تقریباً یکسان است.
- ۴) امکان استفاده از کanal مجازی در روش‌های VCT و wormhole وجود دارد اما در روش Store & Forward وجود ندارد.

-۲۶ خط لوله A برای محاسبهتابع f با تعداد سطوح 2^0 و فرکانس ساعت 1 GHz و خط لوله B برای محاسبهتابع g با تعداد سطوح 3^0 و فرکانس ساعت 1 GHz مفروضند. قرار است پردازش برداری $D \leftarrow f(g(S))$ که در آن S و D دو بردار 1000 عنصری هستند را انجام دهیم. با فرض زنجیر کردن دو خط لوله زمان اجرای این پردازش برداری چند نانو ثانیه است؟

- | | |
|-------------|---------|
| ۱) ۱۰۴۹ (۲) | ۱) ۱۰۴۸ |
| ۲) ۲۰۴۹ (۴) | ۲) ۲۰۴۸ |

-۲۷ کدام گزینه در مورد قانون آمدال (Amdahl) صحیح است؟

- ۱) مقدار تسریع قابل احتصال در اجرای یک برنامه بصورت موازی محدودیت ندارد.
- ۲) این قانون اثبات میکند که بکارگیری پردازش موازی تسریع مورد انتظار را حاصل نمی‌کند.
- ۳) این قانون علاوه بر مدل بار کاری تک برنامه برای مدل‌های کاری مبتنی بر تعداد نامحدود برنامه نیز صادق است.

-۲۸ -۲۸ در یک چندکامپیوتر با توپولوژی شبکه فوق مکعب 10^0 بعدی، تعداد گره‌های شبکه، قطر شبکه، و تعداد همسایه هر گره به ترتیب برابرند با:

- | | |
|------------------------|-------|
| ۱) ۱۰، ۹، ۱۰، ۱۰۲۴ (۲) | ۱) ۱۰ |
| ۲) ۹، ۱۰، ۲۰۴۸ (۴) | ۲) ۹ |

-۲۹ سیستم پردازش خط لوله‌ای A با 4^0 سطح (زمان عملکرد سطوح به ترتیب $20, 25, 20, 25$ نانو ثانیه) را بصورت 4-way superscalar به سیستم B تبدیل میکنیم که در آن سطوح اول، دوم، سوم و چهارم به ترتیب شامل $4, 5, 6, 5$ زیر سطح هریک با تاخیر عملکرد 5 نانو ثانیه هستند. حداکثر تسریع قابل احتصال برای پردازش ۱۰۰ ورودی توسط سیستم B نسبت به سیستم A تقریباً برابر است با:

- | | |
|-----------|----------|
| ۱) ۱۴ (۲) | ۱) ۱۳ |
| ۲) ۴ (۴) | ۲) ۶ (۳) |

-۳۰ کدام گزینه در مورد وابستگی داده‌ای بین دستورات داخل خط لوله صحیح است؟
۱) وابستگی read-after-write وابستگی واقعی (true dependency) و
وابستگی write-after-read و write-after-write وابستگی غیرواقعی (false dependency)

۲) تأخیرهای ایجاد شده بواسطه وابستگی داده‌ای بین دستورات را می‌توان به کمک internal forwarding بطور کامل رفع کرد.

۳) وابستگی واقعی را می‌توان با register renaming از بین برد.

۴) هر سه گزینه صحیح هستند.

-۳۱ اگر در صدی از کد برنامه $P_i, i = 1, 2, \dots, M$ که میتواند توسط j پردازنده بطور موازی اجرا شود را $f_{j,i}, (j = 1, 2, \dots, N)$ بگیریم، حداکثر تسريع قابل احتصال برای اجرای هر یک از این برنامه‌ها روی یک چندپردازنده مت Shankl از N پردازنده (نسبت به سیستم تک پردازنده) برابر است با:

$$1 / \sum_{j=1}^N \sum_{i=1}^M \frac{f_{j,i}}{i} \quad (1)$$

$$\text{Max} \left\{ 1 / \sum_{j=1}^N \frac{f_{j,i}}{j} \right\}_{i=1,2,\dots,M} \quad (2)$$

$$1 / \text{Min} \left\{ \sum_{j=1}^N \frac{f_{j,i}}{j} \right\}_{i=1,2,\dots,M} \quad (3)$$

$$1 / \text{Max} \left\{ 1 / \sum_{j=1}^N \frac{f_{j,i}}{i} \right\}_{i=1,2,\dots,M} \quad (4)$$

-۳۲ سیستم چندکامپیوتی A با توپولوژی شبکه torus سه بعدی با ابعاد $16 \times 8 \times 8$ و سیستم چندکامپیوتی B با توپولوژی شبکه فوق مکعب 10 بعدی را در نظر بگیرید. قطر شبکه A را d_A ، قطر شبکه B را d_B ، تعداد گره‌های شبکه A را N_A ، تعداد گره‌های شبکه B را N_B ، تعداد کانال‌های شبکه A را E_A ، و تعداد کانال‌های شبکه B را E_B فرض کنید. کدام گزینه در مورد این دو شبکه صحیح است:

$$d_B = 10, E_B = 10 N_B, N_A < N_B \quad (1)$$

$$d_A = 13, E_B = 3000, N_A > N_B \quad (2)$$

$$d_A = 16, E_B = 5 N_A, E_A = 3000 \quad (3)$$

$$d_B = 11, E_B = 10 N_A, E_B = 6000 \quad (4)$$

-۳۳ اگر مجموعه متغیرهای ورودی پردازه‌های p_1 , p_2 و p_3 به ترتیب I_1 , I_2 و I_3 , و مجموعه متغیرهای خروجی آنها به ترتیب O_1 , O_2 و O_3 باشند و داشته باشیم:

$I_1 \cap O_1 = \emptyset$	$I_1 \cap O_2 = \emptyset$	$O_1 \cap O_2 = \emptyset$	$I_2 \cap O_3 = \emptyset$	$I_2 \cap I_3 = \emptyset$
$O_1 \cap O_3 = \emptyset$	$O_1 \cap I_2 = \emptyset$	$I_1 \cap I_3 = \emptyset$	$I_1 \cap I_2 = \emptyset$	$O_2 \cap O_3 = \emptyset$

آنگاه کدام پردازه‌ها می‌توانند بدون هیچگونه نگرانی به طور موازی اجرا شوند؟

(۱) p_2 با p_1

(۲) p_3 با p_1

(۳) p_3 با p_2

(۴) هر سه گزینه فوق صحیح است.

-۳۴ کدام گزینه برای پیاده‌سازی رویه‌های $lock(x)$ و $unlock(x)$ در یک محیط چند پردازنده با حافظه مشترک صحیح است. دستورات Clr , Set , $addr$, TAR , $addr$ به صورت $atomic$ می‌شوند؟

$$TAR\ addr \equiv \begin{cases} \text{if } (addr) = 0 \text{ then } ZF = 1; \\ addr \leftarrow 0; \end{cases}$$

$$Set\ addr \equiv \{addr \leftarrow 1;$$

$$Clr\ addr \equiv \{addr \leftarrow 0;$$

$$Jz\ addr \equiv \text{if } ZF = 1 \text{ then } PC \leftarrow \text{addr};$$

$$Jnz\ addr \equiv \text{if } ZF = 0 \text{ then } PC \leftarrow \text{addr};$$


$$Unlock(x): Set\ x \quad , \quad Lock(x): lab: TAR\ x \quad (1) \\ Jz\ lab$$

$$Unlock(x): Clr\ x \quad , \quad Lock(x): lab: TAR\ x \quad (2) \\ Jnz\ lab$$


$$Unlock(x): Set\ x \quad , \quad Lock(x): lab: Set\ x \quad (3) \\ TAR\ x \quad , \quad Jnz\ lab$$

$$Unlock(x): Clr\ x \quad , \quad Lock(x): lab: Clr\ x \quad (4) \\ TAR\ x \quad , \quad Jz\ lab$$

- ۳۵ نمودار زیر تسریع حاصل از اجرای یک دستور برداری در یک کامپیوترا برداری را نشان میدهد (در مقایسه با کامپیوترا غیربرداری). کدام گزینه صحیح است؟



- ۱) این کامپیوترا برداری از معماری memory-memory (با بانک حافظه)، و تعداد سطوح خط لوله متناسب با k است.
 - ۲) این کامپیوترا برداری از معماری memory-memory (با k بانک حافظه)، و تعداد سطوح خط لوله متناسب با m است.
 - ۳) این کامپیوترا برداری از معماری register-register (با طول ثبات برداری m اسکالر)، و تعداد سطوح خط لوله متناسب با k است.
 - ۴) این کامپیوترا برداری از معماری register-register (با طول ثبات برداری k اسکالر)، و تعداد سطوح خط لوله متناسب با m است.
- ۳۶ معکوس گننده مقابله در $V_{DD} / 2$ / V_{DD} تغییر حالت می‌دهد.تابع خروجی out کدام است؟



$$\overline{A + B + C} \quad (۲)$$


$$\overline{A} \cdot \overline{B} \cdot \overline{C} \quad (۱)$$

$$\overline{AB + AC + BC} \quad (۴)$$

$$\overline{AB} + \overline{AC} + \overline{BC} \quad (۳)$$

- ۳۷ می‌دانیم با کاهش ابعاد فناوری ساخت، توان نشتی افزایش می‌یابد. کدام گزینه در مورد علت این پدیده صحیح نمی‌باشد؟
- ۱) به دلیل کاهش ولتاژ آستانه، توان زیر آستانه (sub-threshold) افزایش می‌یابد.
 - ۲) به دلیل کم شدن قطر اکسید گیت، توان نشتی گیت به بستر (سابستریت) افزایش می‌یابد.
 - ۳) به دلیل کم شدن فاصله بین درین و سورس، توان نشتی زیر آستانه (sub-threshold) افزایش می‌یابد.
 - ۴) به دلیل کم شدن فاصله بین درین و سورس، توان نشتی درین به بستر (سابستریت) افزایش می‌یابد.


-۳۸ ساختار ترانزیستوری مقابله را در نظر بگیرید. فرض کنید یکی از سیگنال‌های کنترل کننده ترانزیستورهای nmos سریع‌تر از سیگنال‌های دیگر یک می‌شود. در مورد اعمال سیگنال‌ها چه می‌توان گفت؟



- ۱) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور میانی اعمال گردد تا سریع‌تر تغییر حالت دهد.
- ۲) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور متصل به زمین اعمال گردد تا اثر بدنی کاهش یابد.
- ۳) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور متصل به خروجی اعمال گردد تا اشتراک بار کاهش یابد.
- ۴) تفاوتی نمی‌کند که کدام سیگنال به کدام ترانزیستور اعمال شود.

-۳۹ خروجی out چه نوع منطق سیمی (wired logic) ایجاد می‌کند؟

بسته به میزان نسبت $\frac{W}{L}$ بالا بر به پایین بر:



- ۱) wired AND
- ۲) wired OR
- ۳) ولتاژ نامشخص
- ۴) هریک از سه مورد

-۴۰ پردازنده‌ای دارای یک خط‌لوله (pipeline) ۵ مرحله‌ای است. تاخیر هر مرحله از این خط‌لوله مقادیر زیر است:

$$t_{pd1} = 25 \text{ ps}, t_{pd2} = 35 \text{ ps}, t_{pd3} = 43 \text{ ps},$$

$$t_{pd4} = 40 \text{ ps}, t_{pd5} = 40 \text{ ps}$$

اگر تاخیر فلیپ‌فلاب‌های استفاده شده در این پردازنده برابر 300 ps ، مقدار t_{hold} برابر 17 ps و مقدار t_{setup} برابر 15 ps باشد، حداکثر فرکانس کلک این پردازنده چند مگاهرتز (MHz) است؟ حداکثر t_{skew} کلک را 10% در نظر بگیرید.


۸۱۸ (۱)

۹۳۰ (۲)

۱۰۰۰ (۳)

۱۱۶۷ (۴)

-۴۱ در مدار زیر، ترانزیستورهای N و P به کار رفته در معکوس کننده به ترتیب دارای عرض ۱ و ۲ هستند و عرض ترانزیستورهای گذر نیز روی مشخص شده است. همچنین، اندازه‌ی خازن دیفیوژن و گیت در یک ترانزیستور با هم برابر است. ولتاژ گرهی N پس از اعمال دنباله‌ی ورودی $ABCD = (0011 \rightarrow 1001)$ چند ولت است؟



$$V_{dd} = 2 \text{ V}, V_{tn} = -0.3 \text{ V}, |V_{tp}| = 0.4 \text{ V}$$


۰/۸۴ (۱)

۱/۰۴ (۲)

۱/۲۴ (۳)

۱/۶۴ (۴)


- ۴۲- اندازه خازن C_{OUT} را به گونه‌ای تعیین کنید که مدار دومینوی مقابله به ازای همه ورودی‌های ممکن به درستی کار کند؟



(در معکوس کننده) $V_{th} = ۳\text{V}$, $V_{dd} = ۵\text{V}$, $C_p = ۰/۴\text{ pF}$

- ۱) کوچکتر از $۰/۶\text{ pF}$
- ۲) بزرگتر از $۰/۶\text{ pF}$
- ۳) کوچکتر از $۱/۲\text{ pF}$
- ۴) بزرگتر از $۱/۲\text{ pF}$

- ۴۳- برای مدار مقابله، ضریب فعالیت گره Z را تعیین کنید. فرض کنید:



$$P(A=1) = P(B=1) = P(C=1) = ۰/۵$$

$$\frac{15}{64} \quad (1)$$

$$\frac{3}{16} \quad (2)$$


$$\frac{1}{8} \quad (3)$$

$$\frac{1}{4} \quad (4)$$

- ۴۴ فرض کنید دو وارونگر شکل a و b موجود است و می‌دانیم که $\mu_n = 2\mu_p$. برای

کمینه شدن تأخیر T_d در گذر صفر به یک ورودی در شکل زیر، تلاش الکترونیکی m_2 چقدر خواهد بود؟ (منتظر از تلاش الکترونیکی نسبت خازن خروجی به خازن ورودی گیت است).

(C) خازن ورودی یک وارونگر واحد است. وارونگر اول وارونگر واحد است.



۱)

۲)

۳)

۴)

- ۴۵ در یکی از مدل‌های تأخیر، تأخیر انتشار یک گیت با

$k_{dt} \cdot V_{DD} / (V_{DD} - V_T)^2$ متناسب است که در آن k_{dt} پارامتری وابسته

به تکنولوژی و طراحی می‌باشد. به ازای چه مقداری از V_{DD} حاصل ضرب انرژی

در تأخیر (EDP) کمینه خواهد شد؟ (V_T و C_L به ترتیب ولتاژ آستانه ترانزیستور و خازن بار هستند).

$$V_{DD} = 2/5 V_T \quad (1)$$

$$V_{DD} = 3 V_T \quad (2)$$

$$V_{DD} = V_T C_L \quad (3)$$

۴) قابل محاسبه نیست.

